制造半导体器件的方法和半导体器件-k66凯时

申请/专利权人：台湾积体电路制造股份有限公司

申请日：2021-01-18

公开（公告）日：2024-03-08

公开（公告）号：cn113314418b

主分类号：h01l21/336

分类号：h01l21/336;h01l29/78;h01l29/06;h01l29/10;h01l21/8234;h01l27/088

优先权：["20200227 us 62/982,715","20200721 us 16/934,887"]

专利状态码：有效-授权

法律状态：2024.03.08#授权;2021.09.14#实质审查的生效;2021.08.27#公开

摘要：在制造半导体器件的方法中，形成鳍结构，其中第一半导体层和第二半导体层交替地堆叠，在鳍结构上方形成牺牲栅极结构，蚀刻未被牺牲栅极结构覆盖的鳍结构的源极漏极区域，从而形成源极漏极间隔，通过源极漏极间隔横向蚀刻第一半导体层，以及在源极漏极间隔中形成源极漏极外延层。由介电材料制成的内部间隔件形成在每个蚀刻的第一半导体层的端部上，并且至少一个间隔件沿着器件的垂直方向具有宽度变化。第一半导体层中的至少一个具有与第一半导体层中的另一个不同的组分。本发明的实施例还涉及半导体器件。

主权项：1.一种制造半导体器件的方法，包括：形成鳍结构，在所述鳍结构中，第一半导体层和第二半导体层沿着堆叠方向交替地堆叠；在所述鳍结构上方形成牺牲栅极结构；蚀刻未被所述牺牲栅极结构覆盖的所述鳍结构的源极漏极区域，从而形成源极漏极间隔；通过所述源极漏极间隔横向蚀刻所述第一半导体层；以及在所述源极漏极间隔中形成源极漏极外延层，其中，所述第一半导体层由sige制成，并且所述第一半导体层中的至少一个具有与所述第一半导体层中的另一个不同的组分，以及所述第一半导体层中的至少一个的组分沿着所述堆叠方向在所述第一半导体层中的所述至少一个内变化。

全文数据：

权利要求：

百度查询：

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。