半导体器件和制造半导体器件的方法-k66凯时

申请/专利权人：瑞萨电子株式会社

申请日：2019-05-15

公开（公告）日：2024-03-08

公开（公告）号：cn110556293b

主分类号：h01l21/28

分类号：h01l21/28;h01l21/336;h01l29/78

优先权：["20180530 jp 2018-103542"]

专利状态码：有效-授权

法律状态：2024.03.08#授权;2021.04.30#实质审查的生效;2019.12.10#公开

摘要：本公开的实施例涉及半导体器件和制造半导体器件的方法。首先，包括绝缘膜的堆叠膜的偏移间隔物形成在半导体层的上表面、栅电极的侧表面和盖膜的侧表面上。接下来，绝缘膜的部分被去除以暴露半导体层的上表面。接下来，在栅电极的侧表面被绝缘膜覆盖的状态下，外延层形成在半导体层的暴露的上表面上。此时，在偏移间隔物当中，作为氮化硅膜的绝缘膜形成在最接近栅电极的位置，并且绝缘膜的上端形成在栅电极的侧表面上的位置比栅电极的上表面的位置高。

主权项：1.一种制造半导体器件的方法，包括以下步骤：a在第一半导体层上形成栅电极和盖膜，所述栅电极具有第二半导体层，并且所述盖膜形成在所述栅电极上；b在所述第一半导体层的上表面、所述栅电极的侧表面和所述盖膜的侧表面中的每个表面上都形成由层压膜组成的偏移间隔物，所述层压膜由包括第一氮化硅膜和第一氧化硅膜的三个或更多个层组成；c通过去除所述偏移间隔物的部分来暴露所述第一半导体层的所述上表面；以及d在所述步骤c之后，在所述栅电极的上表面被所述盖膜覆盖并且所述栅电极的所述侧表面被所述偏移间隔物覆盖的状态下，通过外延生长方法在所述第一半导体层的从所述偏移间隔物暴露的所述上表面上形成第三半导体层，其中在所述层压膜中最接近于所述栅电极的所述层压膜的膜是所述第一氮化硅膜，其中在所述步骤d中，所述第一氮化硅膜的上端形成在所述栅电极的所述侧表面上的位置比所述栅电极的所述上表面的位置高，其中所述步骤b包括以下步骤：b1在所述第一半导体层的所述上表面、所述栅电极的所述侧表面和所述盖膜的所述侧表面上形成所述第一氮化硅膜；b2经由所述第一氮化硅膜而在所述第一半导体层的所述上表面、所述栅电极的所述侧表面和所述盖膜的所述侧表面上形成所述第一氧化硅膜；b3经由所述第一氮化硅膜和所述第一氧化硅膜而在所述第一半导体层的所述上表面、所述栅电极的所述侧表面和所述盖膜的所述侧表面上形成第二氮化硅膜；以及b4将所述第二氮化硅膜形成为间隔物形状，使得在所述第一半导体层的所述上表面上的所述第一氧化硅膜被暴露，其中在所述步骤c中，未被所述第二氮化硅膜覆盖的所述第一氧化硅膜和所述第一氮化硅膜中的每个膜都通过使用包括氢氟酸的液体溶液的湿式蚀刻并且还通过各向异性蚀刻工艺被去除，并且其中在所述步骤d中，所述第一氮化硅膜的所述上端形成在所述栅电极的所述侧表面上的所述位置比所述栅电极的所述上表面的所述位置高，并且所述第一氧化硅膜的上端形成在所述栅电极的所述侧表面上的位置比所述栅电极的所述上表面的所述位置低。

全文数据：

权利要求：

百度查询：

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。